Digital-till-analog (DAC), Analog-till-digital (ADC) -omvandlare förklaras

TILL digital-till-analog-omvandlare ( Dacian , D / A , D2A , eller D-till-A ) är en krets utformad för att konvertera en digital insignal till en analog utsignal. Analog-till-digital-omvandlaren (ADC) fungerar på motsatt sätt och omvandlar en analog ingångssignal till en digital utgång.

I den här artikeln diskuterar vi utförligt hur digitala till analoga och analoga till digitala omvandlare fungerar med hjälp av diagram och formler.

Inom elektroniken kan vi hitta spänningar och strömmar som varierar kontinuerligt med olika intervall och storleksordning.

I digitala kretsar är spänningssignalen i två former, antingen som logiska höga eller logiska låga logiska nivåer, som representerar binära värden på 1 eller 0.

I en analog till digital-omvandlare (ADC) representeras den analoga ingångssignalen som en digital magnitud, medan en digital-analog-omvandlare (DAC) omvandlar den digitala storleken tillbaka till en analog signal.

Hur digital-till-analoga omvandlare fungerar

Digital-till-analog-omvandlingsprocessen kan utföras med många olika tekniker.

En välkänd metod använder ett nätverk av motstånd, känt som stegenätverk.

Ett stegenätverk är utformat för att acceptera ingångar som involverar binära värden typiskt vid 0 V eller Vref och levererar en utspänning motsvarande storleken på den binära ingången.

Figuren nedan visar ett stegenätverk med 4 ingångsspänningar, som representerar 4 bitar digitala data och en likspänningsutgång.

Utgångsspänningen är proportionell mot det digitala ingångsvärdet uttryckt i ekvationen:

För att lösa ovanstående exempel får vi följande utspänning:

Som vi ser, en digital ingång av 0110_tvåkonverteras till en analog utgång på 6 V.

Syftet med stegenätverket är att ändra de 16 potentiella binära storheterna
genom 0000 till 1111 till en av de 16 spänningsstorheterna med intervall på V._ref/ 16.

Därför kan det vara möjligt att bearbeta fler binära ingångar genom att inkludera fler antal stegenheter och åstadkomma högre kvantisering för varje steg.

Betydelse, antar att om vi använder ett 10-stegsstegernätverk, kommer användning att öka spänningsstegkvantiteten eller upplösningen till V._ref/två¹⁰eller V_ref/ 1024. I det här fallet, om vi använde en referensspänning V._ref= 10 V skulle generera utspänning i steg om 10 V / 1024, eller vid cirka 10 mV.

Således, genom att lägga till fler antal stegsteg kommer vi att ge oss proportionellt högre upplösning.

Vanligtvis för n antal stegsteg, kan detta representeras genom följande formel:

V_ref/ tvåⁿ

DAC-blockdiagram

Figuren nedan visar blockschemat för en standard DAC med hjälp av ett stegenätverk, refererat till som en R-2R-stege. Detta kan ses låst mellan referensströmkälla och strömbrytare.

Strömbrytarna är kopplade till de binära omkopplarna, vilket ger en utgångsström som är proportionell mot det ingående binära värdet.

De binära ingångarna växlar mellan respektive stegen och möjliggör en utström som är en vägd summa av den aktuella referensen.

Om det behövs kan motstånd anslutas med utgångarna för att tolka resultatet som analog utgång.

Hur analoga till digitala omvandlare fungerar

Hittills har vi diskuterat hur man konverterar digitala till analoga signaler, låt oss nu lära oss hur man gör det motsatta, det vill säga konvertera en analog signal till en digital signal. Detta kan implementeras genom en välkänd metod som kallas metod med dubbla lutningar .

Följande bild visar blockschemat för den vanliga ADC-omvandlaren med dubbla lutningar.

Här används en elektronisk omkopplare för att överföra den önskade analoga insignalen till en integrator, även kallad en rampgenerator. Denna rampgenerator kan vara i form av en kondensator laddad med en konstant ström för att generera den linjära rampen. Detta producerar den nödvändiga digitala omvandlingen genom ett motsteg som fungerar för både positiva och negativa lutningsintervall för integratorn.

Metoden kan förstås med följande beskrivning:

Räknarens hela mätområde bestämmer det fasta tidsintervallet. För detta intervall får den analoga ingångsspänningen som appliceras på integratorn komparatorns ingångsspänning att stiga till en viss positiv nivå.

Med hänvisning till avsnittet (b) i diagrammet ovan, visar att spänningen från integratorn vid slutet av det fasta tidsintervallet är högre än ingångsspänningen som är större i storlek.

När det fasta tidsintervallet är slut sätts räkningen till 0, vilket uppmanar den elektroniska omkopplaren att ansluta integratorn till en fast referensingångsspänningsnivå. Efter detta börjar integratorn, som också är kondensatorns ingång, att sjunka med konstant hastighet.

Under denna period fortsätter räknaren att gå framåt, medan utgången från integratorn fortsätter att sjunka med en konstant hastighet tills den går under referensspänningen för komparatorn. Detta får komparatorutgången att ändra tillstånd och utlöser kontrolllogiksteget för att stoppa räkningen.

Den lagrade digitala storleken inuti räknaren blir omvandlarens digitala utgång.

Användningen av ett gemensamt klock- och integratorsteg under både de positiva och negativa lutningsintervallen tillför någon form av kompensation för att styra klockfrekvensens drift och noggrannhetsgräns för integratorn.

Det kan vara möjligt att skala räkneutmatningen enligt användarens preferenser genom att lämpligt ställa in referensingångsvärdet och klockfrekvensen. Vi kan ha räknaren som binär, BCD eller i annat digitalt format, om det krävs.

Använda Ladder Network

Stegenätverksmetoden som använder räknare och komparatorsteg är ett annat idealiskt sätt att genomföra analog-till-digital konvertering. I denna metod börjar en räknare att räkna från noll, som driver ett stegenätverk och genererar en stegvis ökande spänning som liknar en trappa (se figur nedan).

Processen gör att spänningen kan öka med varje räknesteg.

En komparator övervakar denna stegvisa trappspänning och jämför den med den analoga ingångsspänningen. Så snart komparatorn känner av att trappspänningen går över den analoga ingången uppmanas dess utgång att stoppa räkningen.

Räknarvärdet vid denna punkt blir den digitala ekvivalenten för den analoga signalen.

Nivån på förändring av spänningen som genereras av trappstegssignalens steg bestäms av mängden räkningsbitar som används.

Till exempel kommer en 12-stegsräknare med 10 V-referens att driva ett 10-stegs stegenätverk med stegspänningar på:

V_ref/två¹²= 10 V / 4096 = 2,4 mV

Detta skapar en konverteringsupplösning på 2,4 mV. Tiden som krävs för att genomföra omvandlingen bestäms av räknarens klockfrekvens.

Om klockfrekvensen 1 MHz används för att driva en 12-stegsräknare, skulle den maximala tiden det tar för omvandlingen vara:

4096 x 1 μs = 4096 μs ≈ 4,1 ms

Minsta antal konverteringar som kan vara möjliga per sekund kan hittas som:

Nej. av omvandlingar = 1 / 4,1 ms ≈ 244 omvandlingar / sekund

Faktorer som påverkar omvandlingsprocessen

Med tanke på att en del konvertering kan kräva högre och en del kan kräva lägre räknetid kan vanligtvis en konverteringstid = 4,1 ms / 2 = 2,05 ms vara ett bra värde.

Detta ger 2 x 244 = 488 antal omvandlingar i genomsnitt.

Långsammare klockfrekvens skulle innebära färre omvandlingar per sekund.

En omvandlare som arbetar med lägre antal räknesteg (låg upplösning) skulle ha en högre omvandlingsfrekvens.

Omvandlarens precision bestäms av noggrannheten hos kompartorn.