I kombinationskretsarna används olika logiska grindar för att designa kodare, multiplexer, avkodare och de-multiplexer. Dessa kretsar har vissa egenskaper som utgången från denna krets beror främst på nivåerna som finns vid ingångsplintarna när som helst. Den här kretsen innehåller inget minne. Ingångens tidigare tillstånd påverkar inte det aktuella tillståndet för denna krets. In- och utgångarna för en kombinationskrets är 'n' nr. av ingångar & 'm' nr. av utgångar. Några av kombinationskretsarna är halvadderare och fulladderare, subtraherare, kodare, avkodare, multiplexerare och demultiplexerare. I den här artikeln diskuteras en översikt över halv adder och full adder och det fungerar med sanningstabeller.

Vad är en Adder?

En adderare är en digital logikkrets i elektronik som används i stor utsträckning för att lägga till siffror. I många datorer och andra typer av processorer används adders till och med för att beräkna adresser och relaterade aktiviteter och beräkna tabellindex i ALU och till och med användas i andra delar av processorerna. Dessa kan byggas för många numeriska representationer som överskott-3 eller binärkodad decimal. Adders klassificeras i princip i två typer: Half Adder och Full Adder.

Vad är Half Adder och Full Adder Circuit?

Halvadderkretsen har två ingångar: A och B, som lägger till två ingångssiffror och genererar en bär och en summa. Hela adderarkretsen har tre ingångar: A och C, som lägger till tre ingångsnummer och genererar en bär- och summa. Denna artikel ger detaljerad information om vad som är syftet med en halv adder och full adderare i tabellform och även i kretsscheman. Det har redan nämnts att det huvudsakliga och avgörande syftet med adders är addition. Nedan är detaljerade halv adder och full adder teori.

Basic Half Adder och Full Adder

Half Adder

Så när vi kommer till scenen med halv adderare lägger den till två binära siffror där ingångsbitarna kallas för förstärkning och tillägg och resultatet blir två utgångar, den ena är summan och den andra är bär. För att utföra summanövreringen tillämpas XOR på båda ingångarna och AND-grinden tillämpas på båda ingångarna för att producera bär.

HA Funktionsdiagram

I den kompletta adderarkretsen lägger den till 3 enbitsnummer, där två av de tre bitarna kan kallas operander och den andra benämns som bitburen. Den producerade utsignalen är 2-bitars utgång och dessa kan hänvisas till till som produktionsbär och summa.

Genom att använda en halv adderare kan du designa enkelt tillägg med hjälp av logiska grindar.

Låt oss se ett exempel på att lägga till två enstaka bitar.

2-bitars sanningstabell för halv adder är som nedan:

Sanningstabell för halv Adder

0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10

Det här är minst möjliga kombinationer med en bit. Men resultatet för 1 + 1 är 10, summan måste skrivas om som en 2-bitars utgång. Således kan ekvationerna skrivas som

0 + 0 = 00
0 + 1 = 01
1 + 0 = 01
1 + 1 = 10

Utgången '1'of' 10 'är genomförd. 'SUM' är den normala utgången och 'CARRY' är genomförandet.

Nu har det rensats att en 1-bitars adderare enkelt kan implementeras med hjälp av XOR-porten för utgången 'SUM' och en AND-port för 'Carry'.

När vi till exempel behöver lägga till två 8-bitars byte tillsammans, kan det implementeras med hjälp av en loggkrets med full adderare. Halvaddaren är användbar när du vill lägga till en kvantitet med binära siffror.

Ett sätt att utveckla två-binära siffertillägg skulle vara att skapa en sanningstabell och minska den. När du vill skapa en tre-binärsiffrig adderare utförs addering av halva adderaren två gånger. På samma sätt, när du bestämmer dig för att göra en fyrsiffrig adderare, utförs operationen en gång till. Med denna teori var det tydligt att implementeringen är enkel, men utveckling är en tidskrävande process.

Det enklaste uttrycket använder den exklusiva ELLER-funktionen:

Summa = A XOR B.

“det finns tre huvudkategorier av dynamiska pumpar. lista och definiera dem ”

Bär = A OCH B

HA-logiskt diagram

Och ett motsvarande uttryck när det gäller grundläggande AND, OR och NOT är:

SUMMA = A.B + A.B ’

VHDL-kod för halv Adder

Enhet ha är

Port (a: i STD_LOGIC
b: i STD_LOGIC
sha: ut STD_LOGIC
cha: ut STD_LOGIC)
slut ha

Arkitektur beteende av ovanstående krets är

Börja
sha<= a xor b
Nej<= a and b
slutet beteende

IC-nummer för halvadder

Implementeringen av halva adderaren kan göras genom CMOS digitala logiska integrerade kretsar som 74HCxx-serien som inkluderar SN74HC08 (7408) och SN74HC86 (7486).

Halva Adder begränsningar

Den främsta anledningen att kalla dessa binära tillägg som Half Adders är att det inte finns något intervall för att inkludera bärbiten med en tidigare bit. Så detta är en huvudbegränsning för HA som en gång använts som binär adderare, särskilt i realtidssituationer som innebär att man lägger till flera bitar. Så denna begränsning kan övervinnas genom att använda fullständiga tillägg.

Full Adder

Denna adderare är svår att implementera jämfört med half-adder.

Full Adder Funktionsdiagram

Skillnaden mellan en halvadderare och en fulladderare är att fulladderaren har tre ingångar och två utgångar, medan halvadderaren bara har två ingångar och två utgångar. De första två ingångarna är A och B och den tredje ingången är en ingång som C-IN. När en logg för full adderare är utformad stränger du samman åtta av dem för att skapa en byteomfattande adderare och kaskad bärbiten från en adderare till nästa.

FA sanningstabell

Utgångsbäraren betecknas som C-OUT och den normala utgången representeras som S som är ”SUM”.

Med ovanstående full adder sanningstabell kan implementeringen av en full adderarkrets lätt förstås. SUM 'S' produceras i två steg:

Genom att XORa de medföljande ingångarna 'A' och 'B'
Resultatet av A XOR B XORedas sedan med C-IN

Detta genererar SUM och C-OUT är sant endast när endera två av tre ingångar är HÖG, då kommer C-OUT att vara HÖG. Så vi kan implementera en fullständig adderarkrets med hjälp av två halva adderarkretsar. Inledningsvis kommer halva adderaren att användas för att addera A och B för att producera en partiell summa och en andra halva adderarlogik kan användas för att addera C-IN till den summa som produceras av första halvadderaren för att få den slutliga S-utmatningen.

Om någon av halvaddarlogiken producerar en bäring kommer det att finnas en utmatningsbärande. Så, C-OUT kommer att vara en ELLER-funktion av Carry-utgångarna för halvaddaren. Ta en titt på implementeringen av hela adderkretsen som visas nedan.

Fullständigt Adder-logiskt diagram

Implementeringen av större logiska diagram är möjlig med ovanstående kompletta adderlogik, en enklare symbol används oftast för att representera operationen. Nedan följer en enklare schematisk representation av en enbitars full adderare.

Med denna typ av symbol kan vi lägga till två bitar tillsammans, ta en bäring från nästa lägre storleksordning och skicka en bär till nästa högre storleksordning. I en dator, för en flerbitsoperation, måste varje bit representeras av en full adderare och måste läggas till samtidigt. Således, för att lägga till två 8-bitarsnummer, behöver du 8 fulla tillägg som kan bildas genom att kaskadera två av 4-bitarsblocken.

Half Adder och Full Adder med K-Map

Även summan och bärutgångarna för halvaddare kan också erhållas med metoden för Karnaugh-kartan (K-map). De halv adder och full adder booleskt uttryck kan erhållas via K-map. Så K-kartan för dessa tillägg diskuteras nedan.

Halva adderaren K-map är

HA K-Map

Hela adderaren K-Map är

FA K-Map

Logiskt uttryck av SUM och Carry

Det logiska uttrycket för summan (S) kan bestämmas utifrån de ingångar som nämns i tabellen.

= A’B’Cin + A ’B CCin’ + A B’Cin ’+ AB Cin
= Cin (A'B '+ AB) + Cin' (A'B + A B ')
= Cin EX-OR (A EX-OR B)
= (1,2,4,7)

Det logiska uttrycket för bär (Cout) kan bestämmas baserat på de ingångar som nämns i tabellen.

= A’B Cin + AB’Cin + AB Cin ’+ ABCin
= AB + BCin + ACin
= (3, 5, 6, 7)

Med de ovannämnda sanningstabellerna kan resultaten erhållas och proceduren är:

En kombinationskrets kombinerar de olika grindarna i kretsen där de kan vara en kodare, avkodare, multiplexer och demultiplexer . Kombinationskretsarnas egenskaper är som följer.

Utgången vid vilken tidpunkt som helst baseras endast på nivåerna som finns på ingångsterminalerna.
Det använder inget minne. Det tidigare ingångstillståndet har ingen effekt på kretsens nuvarande tillstånd.
Den kan ha valfritt antal ingångar och m antal utgångar.

VHDL-kodning

VHDL-kodning för full adderare inkluderar följande.

enhet full_add är

Port (a: i STD_LOGIC
b: i STD_LOGIC
cin: i STD_LOGIC
summa: ut STD_LOGIC
cout: ut STD_LOGIC)
slut full_add

Arkitektur beteende full_add är

komponent ha är
Port (a: i STD_LOGIC
b: i STD_LOGIC
sha: ut STD_LOGIC
cha: ut STD_LOGIC)
slutkomponent
signal s_s, c1, c2: STD_LOGIC
Börja
HA1: ha-portkarta (a, b, s_s, c1)
HA2: ha-portkarta (s_s, cin, sum, c2)
kosta<=c1 or c2
slutet beteende

De skillnad mellan halv adder och full adder är att halv adder ger resultat och full adder använder halv adder för att producera något annat resultat. På samma sätt, medan Full-Adder består av två Half-Adders, är Full-Adder det faktiska blocket som vi använder för att skapa de aritmetiska kretsarna.

Carry Lookahead Adders

I begreppet krusningsbärande adderingskretsar är de bitar som är nödvändiga för tillsats omedelbart tillgängliga. Medan varje adderaravsnitt behöver hålla sin tid för ankomst av bär från det tidigare adderblocket. På grund av detta tar det mer tid att producera SUM och CARRY när varje sektion i kretsen väntar på att ingången kommer.

För att till exempel leverera utgång för det nte blocket måste det ta emot inmatning från (n-1). Och denna fördröjning kallas på motsvarande sätt förökningsfördröjning.

För att övervinna förseningen i rippel bär adder, infördes en bär-lookahead adder. Här, genom att använda komplicerad hårdvara, kan förökningsfördröjningen minimeras. Nedanstående diagram visar en bärare-lookahead adderare med fullständiga tillsatser.

Bär Lookahead med Full Adder

Sanningstabellen och motsvarande utgångsekvationer är

TILL	B	C	C + 1	Tillstånd
0	0	0	0	Ingen bär Generera
0	0	1	0
0	1	0	0
0	1	1	1	Ingen bär Sprida
1	0	0	0
1	0	1	1
1	1	0	1	Bära Generera
1	1	1	1	Bära Generera

Bärförökningsekvationen är Pi = Ai XOR Bi och bärgenereringen är Gi = Ai * Bi. Med dessa ekvationer kan summan och bärekvationerna representeras som

SUM = Pi XOR Ci

Ci + 1 = Gi + Pi * Ci

Gi levererar bär bara när båda ingångarna Ai och Bi är 1 utan att beakta ingångsbäret. Pi är relaterad till bärförökning från Ci till Ci + 1.

Skillnad mellan Half Adder och Full Adder

De skillnaden mellan halvadder- och fulladdertabellen visas nedan.

Half Adder	Full Adder
Half Adder (HA) är en kombinationslogisk krets och den här kretsen används för att lägga till två enbitssiffror.	Full Adder (FA) är en kombinationskrets och denna krets används för att lägga till tre enbitssiffror.
I HA, när bäringen har genererats från föregående tillägg kan inte läggas till nästa steg.	I FA, när bäringen har genererats från det tidigare tillägget, kan den läggas till nästa steg.
Halva adderaren innehåller två logiska grindar som AND gate och EX-OR gate.	Full adder innehåller två EX-ELLER-grindar, två ELLER-grindar och två OCH-grindar.
Ingångsbitarna i halvadderaren är två som A, B.	Ingångsbitarna i hela adderaren är tre som A, B & C-in
Halv adder summa och bär ekvation är S = a⊕b C = a * b	Fullt adderlogikuttryck är S = a ⊕ b⊕Cin Cout = (a * b) + (Cin * (a⊕b)).
HA används i datorer, miniräknare, enheter som används för digital mätning etc.	FA används i digitala processorer, tillägg av flera bitar etc.

De viktiga skillnader mellan halvadderaren och fulladderaren diskuteras nedan.

Half adder genererar sum & carry genom att lägga till två binära ingångar medan hela adderaren används för att generera sum & carry genom att lägga till tre binära ingångar. Både halvadder- och fulladderhårdvaruarkitekturen är inte densamma.
Huvudfunktionen som skiljer HA & FA är att det inte finns något sådant i HA att betrakta det senaste tillägget som dess input. Men en FA lokaliserar en viss inmatningskolumn som Cin för att överväga den senaste tilläggets bärbit.
De två tillsatserna visar en skillnad baserat på komponenterna som används i kretsen för dess konstruktion. Halva tillsatserna (HA) är utformade med kombinationen av två logiska grindar som AND & EX-OR medan FA är utformad med kombinationen av tre AND, två XOR & en ELLER-grindar.
I grund och botten fungerar HA: er på 2-två ingångar på 1-bit, medan FA: er arbetar på tre ingångar på 1-bit. Half adder används i olika elektroniska enheter för att utvärdera tillägget medan full adderaren används i digitala processorer för att lägga till en lång bit.
Likheterna i dessa två adderare är, båda HA & FA är kombinerbara digitala kretsar, så de använder inte något minneselement såsom sekventiella kretsar. Dessa kretsar är väsentliga för aritmetisk drift för att ge tillägget av det binära talet.

Full Adder Implementation med Half Adders

Implementeringen av en FA kan göras genom två halva tillägg som är logiskt anslutna. Blockdiagrammet för detta kan visas nedan som visar anslutningen av en FA med två halvaddrar.
Summan och bär ekvationerna från tidigare beräkningar är

S = A 'B' Cin + A 'BC' i + ABCin

Cout = AB + ACin + BCin

Summaekvationen kan skrivas som.

Cin (A'B '+ AB) + C' in (A‘B + A B ')

Så Sum = Cin EX-OR (A EX-OR B)

Cin (A EX-ELLER B) + C’in (A EX-ELLER B)

= Cin EX-OR (A EX-OR B)

Cout kan skrivas på följande sätt.

COUT = AB + ACin + BCin.

Cout = AB + + besvikelser BCIN (A + A)

= ABCin + AB + ACin + A ’B Cin

= AB (1 + Cin) + ACin + A ’B Cin

= A B + ACin + A ’B Cin

= AB + ACin (B + B ') + A' B Cin

= ABCin + AB + A’B Cin + A ’B Cin

= AB (Cin + 1) + A B Cin + A ’B Cin

= AB + AB ’Cin + A’ B Cin

= AB + Cin (AB '+ A'B)

Därför är COUT = AB + Cin (A EX-ELLER B)

Beroende på ovanstående två summor och bärekvationer kan FA-kretsen implementeras med hjälp av två HA och en ELLER-grind. Kretsschemat för en hel adderare med två halvaddrar illustreras ovan.

Full Adder med Two Half Adders

Full Adder Design med användning av NAND Gates

En NAND-grind är en typ av universell grind som används för att utföra någon form av logisk design. FA-kretsen med NAND-portdiagrammet visas nedan.

FA använder NAND Gates

FA är en enkel en-bit adderare och om vi önskar utföra tillägget av n-bit, då n nej. av en-bit FA måste användas i kaskadanslutningsformatet.

Fördelar

De fördelar med halv adder och full adder inkluderar följande.

Det främsta syftet med en halv adderare är att lägga till två singelbitnummer
Fulladdare har möjligheten att lägga till en bärbit som är resultatet av föregående tillägg
Med full adder kan viktiga kretsar som adder, multiplexer och många andra implementeras
De kompletta adderingskretsarna förbrukar minimal effekt
Fördelarna med en hel adderare över en halv adderare är, en full adderare används för att övervinna nackdelen med en halv adder eftersom halv adderare huvudsakligen används för att lägga till två 1-bit nummer. Halva tillsatser lägger inte till bärbiten, så för att övervinna denna fulla adderare används. I Full adder kan tillägg av tre bitar göras och genererar två utgångar.
Att designa tillägg är enkelt och det är en grundläggande byggsten så att en bit-tillägg lätt kan förstås.
Denna adderare kan konverteras till halv subtraherare genom att lägga till en växelriktare.
Genom att använda en full adderare kan hög effekt erhållas.
Hög hastighet
Mycket stark för att leverera spänningsskalning

Nackdelar

De nackdelarna med halv adder och full adder inkluderar följande.

Dessutom kan halva adderaren inte använda innan den bärs, så det är inte tillämpligt för kaskad tillägg av multi-bit.
För att övervinna denna nackdel är FA nödvändigt att lägga till tre 1 bitar.
När FA väl har använts i form av en kedja som en RA (Ripple Adder) kan utmatningsenhetens kapacitet minskas.

Applikationer

Tillämpningarna av halv adder och full adder inkluderar följande.

Binärbit-tillägget kan göras med halv adderare med hjälp av ALU i datorn eftersom den använder adder.
Halvadderkombination kan användas för att utforma en full adderarkrets.
Halva tillägg används i miniräknare och för att mäta adresser och tabeller
Dessa kretsar används för att hantera olika applikationer inom digitala kretsar. I framtiden spelar det en nyckelroll inom digital elektronik.
En FA-krets används som ett element i många stora kretsar, såsom Ripple Carry Adder. Denna adderare lägger till antalet bitar samtidigt.
FA används i Arithmetic Logic Unit (ALU)
FA används i grafikrelaterade applikationer som GPU (Graphics Processing Unit)
Dessa används i multiplikationskretsen för att utföra Carryout Multiplication.
I en dator, för att generera minnesadressen och bygga programkontrapunkten mot efterföljande instruktioner, används den aritmetiska logikenheten med hjälp av Full Adders.

Således, när tillägget av två binära tal görs, läggs siffrorna till först de minsta bitarna. Denna process kan utföras genom en halv adderare eftersom det enklaste n / w som gör det möjligt att lägga till två 1-bit nummer. Ingångarna för denna adderare är de binära siffrorna medan utgångarna är summan (S) & bär (C).

Närhelst antalet siffror inkluderas används HA-nätverket helt enkelt för att ansluta de minsta siffrorna, eftersom HA inte kan lägga till bärnumret från den tidigare klassen. En fullständig adderare kan definieras som basen för alla digitala aritmetiska enheter. Detta används för att lägga till tre 1-siffriga nummer. Denna adderare innehåller tre ingångar som A, B och Cin medan utgångarna är Sum och Cout.

Relaterade begrepp

De begrepp relaterade till halv adder och full adder bara inte hålla fast vid ett enda syfte. De har omfattande användning i många applikationer och några av de relaterade nämns:

Halvadder och full adder IC-nummer
Utveckling av 8-bitars adderare
Vad är halva adderaren försiktighetsåtgärder?
JAVA Applet of a Ripple Carry Adder

Därför handlar det här om halv adder och full adder teori tillsammans med sanningstabellerna och logikdiagrammen visas också designen av full adderare med halv adderkrets. Många av halv adder och full adder pdf dokument finns tillgängliga för att ge avancerad information om dessa begrepp. Det är dessutom viktigt att veta hur en 4-bitars full adderare implementeras ?