IC 4040 datablad, pinout, applikation

IC 4040 är tekniskt sett ett 12-stegs binär kruschräknare, med enkla ord en anordning som producerar en beräknad fördröjd frekvensutgång som svar på varje puls som appliceras vid dess klockingång. Denna fördröjning ökas med hastigheten 2 ^ (n) där n är pinout-ordningen i sekvensen av dess utgångar.

Huvudsakliga tekniska specifikationer

Huvudfunktionerna och specifikationerna för IC kan förstås på följande sätt:

Helt buffrade 12 utgångar som delar ingångsklockorna med frekvensen 2 ^ (n) där n = pinout-ordningen börjar från Q0 till Q11.

Ovanstående sekvensering av utgångarna sker som svar på varje fallande kant på klockan som appliceras vid dess klockingång CP-pinout. IC kommer att reagera även på en relativt långsam fallande klockpuls lika effektivt.

En enda asynkron masteråterställningsingång (MR) som återställer alla utgångar till noll när en hög logik tillämpas, medan en konstant låg logik gör att IC kan förbli aktivt.

IC: n blir fullt fungerande med Vdd så låg som 3V och upprätthåller en konstant driftskaraktäristik även vid spänningar runt 15V.

Låt oss undersöka de parametrar som inte bör överskridas för IC 4040

• Matningsspänning (Vdd) = Normalt mellan 3V och 15V, 18V är maxgränsen.
• Ingångsspänning (Vi) = Spänningen som kan appliceras på ingångarna såsom CP, MR etc bör vanligtvis ligga under Vdd eller högst = Vdd + 0.5V
• Optimalt driftsströmkrav = 50mA eftersom så många utgångar är inblandade och varje utgång

Pinout-detaljer

Diagrammet ovan visar pinout-konfigurationen för IC 4040, de kan utvärderas enligt:

Pinouts Q0 till Q11 är utgångarna från IC.

1. Vss är markstiftet.
2. Vdd är den positiva nålen.
3. MR är reset pinout
4. CP är klockingången.

Timing Sequence

Låt oss nu analysera tidssekvensen för utgången för IC 4040. Som visas i följande diagram kan vi se och förstå följande detaljer:

Så länge MR-ingången är hög ger IC-utgångarna inget svar. Så snart det går lågt börjar IC svara och räkna ingångsklockan vid CP-ingången.

Den första utgångsstiftet Q0 blir högt efter 2 ^ (n) klockan vid CP, det är = 2 ^ (0) = 1, vilket betyder att Q0 blir högt vid den första pulsens fallande kant och går lågt som svar på den fallande kanten på efterföljande klocka och så vidare.
På samma sätt går Q1 högt efter 2 ^ (1) = 2, vilket betyder att det går högt så snart en fallande kant på den andra klockan detekteras och går låg vid den fallande kanten på den 4: e efterföljande klockan och så vidare.

Identiskt går Q2 högt och lågt efter 2 ^ (2) = 4: e klockans fallande kanter, och så vidare.

Ovanstående sekvens fortsätter till Q11, som svar på de ihållande klockingångarna vid CP.

Det betyder att om vi antar att CP är klockad med en 1Hz-puls, skulle Q11 gå högt efter 2 ^ 11 sekunder eller efter 2048 sekunder, vilket är ungefär 34 minuter ungefär, föreställ dig det fördröjningsområde du kan uppnå genom att helt enkelt öka klockingången med sekunder eller kanske i minuter.

Tips om applikationer

Från ovanstående detaljerade analys av IC 4040-databladet kan vi dra slutsatsen att IC typiskt är lämplig för alla applikationer som involverar frekvensdelningskrav eller fördröjda krav på generering av tidsperioder.

Därför kan det bli särskilt lämpligt för frekvensdelningskretsapplikationer, långvariga tidtagare, blixtar och andra liknande applikationer.