Introduktion till applikationsspecifik integrerad krets (ASIC)

Prova Vårt Instrument För Att Eliminera Problem





I vårt dagliga liv stöter vi på olika typer av elektroniska prylar. En av de tekniker som förde fram en revolution inom tillverkningen av elektronik är ” Integrerad krets “. Denna teknik minskade storleken på elektroniska produkter genom att öka densiteten på logiska grindar per chip. Idag har vi olika typer och konfigurationer av IC: er. Som vi observerar hittar vi att vissa IC: er kan endast användas för en specifik applikation medan vissa IC kan omprogrammeras och användas för olika applikationer. Dessa typer av IC: er kallas ASIC. Men hur skiljer de sig åt? Hur är det möjligt att omprogrammera dem? Varför kan vissa IC inte omprogrammeras? Hoppa på för att hitta svar på dessa frågor.

Vad är en ASIC (Application Specific Integrated Circuit)?

ASIC full form är Applikationsspecifik integrerad krets. Dessa kretsar är applikationsspecifika, dvs. skräddarsydda IC: er för en viss applikation. Dessa är vanligtvis utformade från rotnivå baserat på kravet för den specifika applikationen. Några av de grundläggande applikationsspecifika integrerade kretsexempel är marker som används i leksaker, det chip som används för gränssnitt mellan minne och mikroprocessor osv ... Dessa marker kan endast användas för den ena applikationen som dessa är utformade för. Antagligen dessa typer av IC: er föredras endast för de produkter som har en stor produktionskörning. Eftersom ASIC är designade från rotnivån har de höga kostnader och rekommenderas endast för högvolymsproduktioner.




Den största fördelen med ASIC är minskad chipstorlek eftersom ett stort antal funktionella enheter i en krets är konstruerade över ett enda chip. Modern ASIC innehåller vanligtvis en 32-bitars mikroprocessor , minnesblock, nätverkskretsar etc ... Sådan typ av ASIC är känd som System on Chip . Med utvecklingen inom tillverkningsteknik och ökad forskning inom designmetoder utvecklas ASIC med olika nivåer av anpassning.

Typer av ASIC

ASIC: er kategoriseras utifrån mängden anpassning som en programmerare får göra på ett chip.



Typer av ASIC

Typer av ASIC

Full anpassad

I denna typ av design är alla logikceller skräddarsydda för specifika applikationer. designern måste skapa logikcellerna för kretsarna. Alla masklager för samtrafik är anpassade. Så programmerare kan inte ändra sammankopplingar av chipet och under programmeringen måste han vara medveten om kretslayouten.

Ett av de bästa exemplen på fullständig anpassad ASIC är en mikroprocessor. Denna typ av anpassning gör det möjligt för designers att bygga olika analoga kretsar, optimerade minnesceller eller mekaniska strukturer på en enda IC. Denna ASIC är kostsam och mycket tidskrävande att tillverka och designa. Det tar tid att utforma dessa IC: er är cirka åtta veckor.


Dessa är vanligtvis avsedda för applikationer på hög nivå. Maximal prestanda, minimerad yta och högsta grad av flexibilitet är viktiga funktioner i fullständig anpassad design. Så småningom är risken hög i designen eftersom logikceller, motstånd etc. ... kretselement som används inte förprovas.

Semi-anpassad

I denna typ av design tas logiska celler från standardbibliotek, dvs. de är inte handgjorda som i Full anpassad design. Vissa masker anpassas medan andra hämtas från det förutbestämda biblioteket. Baserat på vilken typ av logiska celler som tagits från biblioteket och mängden anpassning som tillåts för sammankopplingar är dessa ASIC-enheter uppdelade i två typer - Standardbaserad ASIC och Gate Array-baserad ASIC.

1). Standard cellbaserad ASIC

För att känna till dessa IC, låt oss först förstå vad ett standard cellbibliotek står för. Några av de logiska cellerna såsom OCH portar ELLER portar , multiplexrar, Flip flops är fördesignade av designers som använder olika konfigurationer, standardiseras och lagras i form av ett bibliotek. Denna samling är känd som standard cellbibliotek.

Standardcellbaserad ASIC

Standardcellbaserad ASIC

I standardcellbaserade ASIC-logikceller från dessa standardbibliotek används. På ASIC-chipet består standardcellområdet eller det flexibla blocket av standardceller arrangerade i form av rader. Tillsammans med dessa flexibla block används mega-celler som mikrokontroller eller till och med mikroprocessorer på chip. Dessa megaceller är också kända som megafunktioner, systemnivåmakron, fasta block, funktionella standardblock.

Ovanstående figur representerar en standardcell ASIC med ett enda standardcellområde och fyra fasta block. Mask lager är anpassade. Här kan designer placera standardceller var som helst på matrisen. Dessa är också kända som C-BIC.

2). Gate Array Based ASIC

Denna typ av halvanpassad ASIC har fördefinierat transistorer på kiselskivan, dvs. designern kan inte ändra placeringen av de transistorer som finns på matrisen. Basmatris är det fördefinierade mönstret för portmatrisen och bascellen är den minsta repetitiva cellen i basmatrisen.

Konstruktören har endast ansvar för att ändra sammankopplingen mellan transistorer med hjälp av formens första metallskikt. Designern väljer från gate array-biblioteket. Dessa kallas ofta som Masked Gate Array. Gate Array Based ASIC är av tre typer. De är Channeled Gate Array, Channel less gate array och en strukturerad gate array.

a). Channeled Gate Array

I denna typ av grindmatris finns ledningsutrymme kvar mellan rader av transistorer. Dessa liknar CBIC eftersom det finns utrymme för sammankoppling mellan block men i kanaliserade gate array-cellrader är fasta i höjd medan detta i CBIC kan justeras.

Channeled Gate Array

Channeled Gate Array

Några av huvudfunktionerna i denna grindmatris är - denna grindmatris använder fördefinierade utrymmen mellan rader för samtrafik. Tillverkningstiden är två dagar till två veckor.

b). Channel Less Gate Array

Det finns inget ledigt utrymme kvar för dirigering mellan cellerader som visas i den kanaliserade grindmatrisen. Här görs dirigering ovanifrån gate array-cellerna, eftersom vi kan anpassa anslutningen mellan metall 1 och transistorer. För routing låter vi transistorerna ligga i vägen för routing oanvända. Tillverkningstiden är cirka två veckor.

Channel Less Gate Array

Channel Less Gate Array

c). Structured Gate Array

Denna typ av grindmatris har ett inbäddat block tillsammans med grindmatrisrader enligt ovan. Strukturerad grindmatris har en högre areaeffektivitet på CBIC. Liksom Masked gate array har dessa lägre kostnad och snabbare vändning. Här utgör den fasta storleken på den inbäddade funktionen en begränsning för den strukturerade grindmatrisen. Till exempel, innehåller denna gate array ett område reserverat för 32k bit controller men om vi i en applikation bara kräver ett område för 16k bit controller blir det kvarvarande området bortkastat. Alla gate array har en omgångstid på två dagar till två veckor och alla har anpassad samtrafik.

Structured Gate Array

Structured Gate Array

Programmerbar ASIC

Det finns två typer av programmerbara ASIC. De är PLD och FPGA

PLD (programmerbara logiska enheter)

Dessa är standardcellerna som är lättillgängliga. Vi kan programmera en PLD för att anpassa en del av applikationen, så de betraktas som ASIC. Vi kan använda olika metoder och programvara för att programmera en PLD. Dessa innehåller en vanlig matris av logiska celler, vanligtvis programmerbar arraylogik tillsammans med flip-flops eller spärrar. Här finns sammankopplingar som ett enda stort block.
PROM är ett vanligt exempel på denna IC. EPROM använder MOS-transistorer som sammankoppling så genom att använda högspänning kan vi programmera den. PLD har inga anpassade logiska celler eller sammankoppling. Dessa har en snabb designomgång.

Programmerbara logiska enheter

Programmerbara logiska enheter

FPGA: er (fältprogrammerbar grindmatris)

Där PLD har programmerbar matrislogik som logiska celler FPGA har grindmatrisliknande arrangemang. PLD är mindre och mindre komplexa än FPGA. På grund av sin flexibilitet och egenskaper ersätter FPGA TTL i mikroelektroniska system. Vändningen i designen är bara några timmar.

på-plats-programmerbar grindmatris

på-plats-programmerbar grindmatris

Kärnan består av programmerbara grundläggande logiska celler som kan utföra båda kombinerande och sekventiell logik . Vi kan programmera logiska celler och sammankoppla med hjälp av vissa metoder. Grundläggande logiska celler omges av matrisen för programmerbara sammankopplingar och kärnan omges av programmerbara I / O-celler.

FPGA består vanligtvis av konfigurerbara logiska block, konfigurerbara I / O-block, programmerbara sammankopplingar, klockkretsar, ALU, minne, avkodare.

Vi har sett de olika typerna av ASIC som finns. Låt oss nu förstå när alla dessa anpassningar och sammankopplingar görs under tillverkningen.

Applikationsspecifikt integrerat kretslopp (ASIC) Design Flow

Att designa en ASIC utförs steg för steg. Denna stegordning är känd som ASIC Design Flöde. Steg för designflöde ges i nedanstående flödesschema.

ASIC designflöde

ASIC designflöde

Designpost: I det här steget implementeras designens mikroarkitektur med hjälp av hårdvarubeskrivningsspråk som VHDL, Verilog och System Verilog.
Logisk syntes: I detta steg förbereds en netlista över logiska celler som ska användas, typer av sammankopplingar och alla andra delar som krävs för applikationen med HDL.
Systempartitionering: I det här steget delar vi upp den till stor del stora formen i bitar i ASIC-storlek.
Simulering före layout: I det här steget görs ett simuleringstest för att kontrollera om designen innehåller några fel.
Golvplanering: Vid detta steg arrangeras block av netlist på chipet.
Placering: Vid detta steg bestäms placeringen av celler inuti blocket.
Rutt: I detta steg dras anslutningar mellan block och celler. Extraktion: I detta steg bestämmer vi de elektriska egenskaperna som motståndsvärde och kapacitansvärde för sammankoppling.
Efter-layout-simulering: Innan modellen för tillverkning lämnas in görs denna simulering för att kontrollera om systemet fungerar ordentligt tillsammans med en massa anslutningar.

Exempel på ASIC

Efter att ha känt de olika egenskaperna hos ASIC, låt oss nu se några exempel på ASIC.
Standard cellbaserad ASIC: LCB 300k, 500k från LSI Logic Company, SIG1, 2, 3 familjer från ABB Hafo Inc., GCS90K från GCS Plessey.
Gate Array-produkter: AUA20K från Harris Semiconductor, SCX6Bxx från National Semiconductors, TGC / TEC-familjer från Texas Instruments.
PLD-produkter: PAL-familj av avancerade mikroenheter, GAL-familjen från Philips halvledare, XC7300 och EPLD från XILINX.
FPGA-produkter: XC2000, XC3000, XC4000, XC5000-serien från XILINX, pASIC1 från QuickLogic, MAX5000 från Altera.

Tillämpningar av ASIC

Det unika med ASIC har revolutionerat hur elektronik tillverkas. Dessa minskade formstorlekarna samtidigt som densiteten ökades logiska grindar per chip. ASIC föredras vanligtvis för applikationer på hög nivå. ASIC-chip används som IP-kärnor för satelliter, ROM-tillverkning, Microcontroller och olika typer av applikationer inom medicin och forskning. En av de trendiga applikationerna för ASIC är BITCOIN MINER.

Bitcoin Miner

Brytning av kryptovaluta kräver större kraft och snabb maskinvara. En CPU för allmänt ändamål kan inte tillhandahålla en sådan högre datorkapacitet vid hög hastighet. ASIC bitcoin gruvarbetare är chips inbyggda i specialdesignade moderkort och nätaggregat , konstruerad i en enda enhet. Det är en avsiktligt utformad hårdvara ända ner till chipnivån för bitcoinbrytning. Dessa enheter kan endast utföra algoritmen för en enda kryptovaluta. För en annan typ av kryptovaluta behöver vi antagligen en annan gruvarbetare.

Fördelar och nackdelar med ASIC

De fördelar med ASIC inkluderar följande.

    • Den lilla storleken på ASIC gör det till ett stort val för sofistikerade större system.
    • Eftersom ett stort antal kretsar är byggda över ett enda chip, orsakar detta höghastighetsapplikationer.
    • ASIC har låg strömförbrukning.
    • Eftersom de är systemet på chipet finns kretsar sida vid sida. Så det krävs mycket minimal dirigering för att ansluta olika kretsar.
    • ASIC har inga timingproblem och konfigurationer efter produktion.

De nackdelar med ASIC inkluderar följande.

    • Eftersom dessa är skräddarsydda marker ger de låg flexibilitet för programmering.
    • Eftersom dessa marker måste utformas från rotnivån kostar de per enhet.
    • ASIC har större tid till marknadsmarginal.

ASIC vs FPGA

Skillnaden mellan ASIC och FPGA inkluderar följande.

ASIC

FPGA

Inte omprogrammerbar

Omprogrammerbar

Föredras för högvolymsproduktioner

Föredras för lågvolymsproduktioner
Dessa är applikationsspecifika

Används som prototyper av ett system

Energieffektiv kräver mindre kraft

Mindre energieffektiv kräver mer kraft

Dessa är permanenta kretsar som inte kan uppgraderas då och då.Mycket lämplig för applikationer där kretsen måste uppgraderas då och då som mobiltelefonchips, basstationer etc.

Således handlar det här om en översikt över Applikationsspecifik integrerad krets . Uppfinningen av ASIC har orsakat en enorm förändring i hur elektronik används. Vi använder ASIC i vårt dagliga liv i form av olika applikationer. Vilka applikationer av ASIC har du stött på? Vilken typ av ASIC har du arbetat med?